比起SRAM，DRAM與CPU相連時(shí)需要多考慮兩點(diǎn)，一是刷新，二是行、列地址分時(shí)傳送。

2164是“×l位”結(jié)構(gòu)，每8片可組成64KB的存儲(chǔ)空間。一組中每片的數(shù)據(jù)輸入線和數(shù)據(jù)輸出線應(yīng)連在一起，再分別和CPI．7的相應(yīng)的一根數(shù)據(jù)線相連；8片的RAS、CAS、WE分別連在一起，用來同時(shí)對(duì)8片進(jìn)行操作。

因?yàn)?164內(nèi)部的行地址和列地址是分別鎖存的，所以應(yīng)將行地址和列地址分時(shí)送出，圖中的行／列多路器用來完成此功能。又由于2164是DRAM，需要刷新，所以用刷新多路器對(duì)CPU正常讀／寫的行地址和刷新用的行地址進(jìn)行選擇。刷新行地址是由刷新時(shí)鐘對(duì)刷新計(jì)數(shù)器計(jì)數(shù)產(chǎn)生。南京日常電腦維護(hù)

這里突出了行、列地址分時(shí)送出及刷新行地址的產(chǎn)生。至于RAS和CAS的產(chǎn)生，和sRAM有相同之處，即除了進(jìn)行片內(nèi)尋址的低位地址線(A15～A0)外，由高位地址進(jìn)行譯碼產(chǎn)生，但要考慮RAS和CAS的時(shí)序配合問題。

上面分析了和動(dòng)態(tài)RAM相連從原理上需要外加的電路。實(shí)際上，這些電路早已被包括在集成化的動(dòng)態(tài)RAM控制器中。例如，Intel8203就是用來支持8086／8088CPU和2164、2118(16K×1位)等DRAM相連的控制器。在現(xiàn)代微型計(jì)算機(jī)中，動(dòng)態(tài)RAM控制器被集成在稱為控制芯片組的邏輯中。